

Unidad de aprendizaje				
Diseño asíncrono para control de flujo de datos				
Sem	Tipo	Seriación	Carga	Cred
2	Curso-Taller	Ninguno	96 hrs.	6
Presentación de la Unidad de Aprendizaje				
<p>En este curso se enseñarán técnicas de diseño asíncrono para sistemas digitales en dispositivos reconfigurables usando control de flujo de datos.</p>				
Objetivo General				
<p>Aplicar técnicas de diseño de sistemas digitales en dispositivos reconfigurables, basados en protocolos de sincronización auto-temporizados orientados a reducir la actividad y consumo de potencia para unidades controladoras de sistemas robóticos autónomos.</p>				
Contenido				
<p>Unidad 1. Estilo de diseño asíncrono</p> <p>Unidad 2. Sincronización</p> <p>Unidad 3. Implementación de Células Self-timed de 2 y 4 fases en circuitos reconfigurables</p> <p>Unidad 4. Consumo en circuitos y su efecto en FPGA</p> <p>Unidad 5. Arquitectura de los microprocesadores para su eficiencia en potencia</p> <p>Unidad 6. Microprocesadores Superescalares de bajo consumo</p>				
Bibliografía				
<ol style="list-style-type: none"> 1. Sparso, Jens. Principles of asynchronous circuit design a systems perspective, Ed. Kluwer Academic Publishers. ISBN: 0792376137. 2. Acosta A. J. Temporización en circuitos integrados digitales CMOS, Ed. Marcombo. ISBN: 8426712460. 3. Utah. Seventh International Symposium on Advanced Research in Asynchronous, Circuits and Systems Salt Lake City, USA. IEEE Computer Society Press. 4. Advanced Research in Asynchronous Circuits and Systems. ASYNC, Proceedings. Sixth International Symposium on Recurso Electrónico, IEEE. 5. Fifth International Symposium on Advanced Research in Asynchronous, Circuits and Systems Universitat Politècnica de Catalunya, Barcelona, Spain, ASYNC. 				

6. Fourth International Symposium on Advanced Research in Asynchronous, Circuits and Systems University of California, San Diego, ASYNC.

Criterios de Evaluación

Exámenes Parciales.....60%
Tareas y prácticas.....30%