

Unidad de aprendizaje				
Arquitectura de microprocesadores				
Sem	Tipo	Seriación	Carga	Cred
2 / 3 / 4	Curso-Taller	Ninguno	80 hrs.	5
Presentación de la Unidad de Aprendizaje				
En este curso se estudian las arquitecturas complejas de 16 y 32 bits en plataformas de circuitos reconfigurables, así como el análisis y su caracterización.				
Objetivo General				
Implementar arquitecturas complejas de 16 y 32 bits en plataformas de circuitos reconfigurables, FPGAs.				
Contenido				
Unidad 1. Microprocesadores 16 y 32 bits, arquitectura interna				
Unidad 2. Microprocesadores de propósito especial				
Unidad 3. Arquitecturas dual				
Unidad 4. Arquitecturas multitareas				
Unidad 5. Arquitecturas multitareas				
Unidad 6. Prototipado de sistemas 16,32 y 64 bits				
Bibliografía				
<ol style="list-style-type: none"> 1. Stalling, W. Computer Organization & Architecture. Designing for performance, Ed. Prentice-Hall. 2. Barry B. Brey. Los microprocesadores INTEL. Arquitectura, programación e interfaces, Ed. Prentice Hall Hispanoamericana. 3. Berger, A. Embedded Systems Design: An Introduction to Processes Tools and Techniques, Ed. CMP Books. 4. Jonathan Hoysradt. Multi-Core Processors and Next-Generation Systems, http://DDJMulti-CoreProcessorsandNext-GenerationSystems.htm 				
Criterios de Evaluación				
Evaluaciones parciales.....60%				
Tareas y prácticas de laboratorio.....40%				